This Page is Inserted by IFW Indexing and Scamning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS	
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
C FADED TEXT OR DRAWING	
D BLURRED OR ILLEGIBLE TEXT OR DRAWING	
SKEWED/SLANTED IMAGES	
COLOR OR BLACK AND WHITE PHOTOGRAPHS	
GRAY SCALE DOCUMENTS	
LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
OTHER:	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-027435

(43) Date of publication of application: 27.01.1998

(51)Int.CI.

G11B 20/14 H03L 7/06 H04L 7/033

(21)Application number: 08-184428

(71)Applicant: SONY CORP

(22) Date of filing:

15.07.1996


(72)Inventor: FUJIMOTO KENSUKE

(54) REPRODUCING DEVICE AND METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To operate a digital PLL (phase locked loop) with a system clock.

SOLUTION: An A/D converter 2 outputs the value sampled in synchronization with the system clock from the reproduced signal read out from an optical disk 111 using a readout device 1 to an interpolation circuit 3. The circuit 3 calculates and outputs the value of the reproduced signal (interpolated value) at the time when the phase of a PLL clock phase signal from a PLL clock phase signal generator 7 is zero from the sampling value by linear interpolation. A binarizing circuit 4 binarizes the interpolated value to output to a reproducing circuit in the later stage. A phase error detecting circuit 5 detects the zero-cross of the



interpolated value and calculates the phase error signal in accordance with the time to output to the PLL clock phase signal generator 7 through a loop filter 6. The signal generator 7 generates a PLL clock phase signal corresponding to the phase error signal to supply to the interpolation circuit 3.

LEGAL STATUS

[Date of request for examination] [Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(川)特許出願公開發号

特開平10-27435

(43)公開日 平成10年(1998) 1 月27日

(51) Int.CL*	織別記号	庁内整理番号	ΡI			技術表示體所
G11B 20/1	4 351	9463-5D	G11B 2	0/14	351	4
H03L 7/0	3		HO3T	7/06	Į	4
HO4L 7/0	33		H 0 4 L	7/02	1	3
			審查請求	水循床	苗東項の数4	OL (全 12 頁)
(21)出癩番号	物膜平3-184428		(71)出顧人	0000021 ソニー#		
(22) #HROE	平成8年(1996) 7	HISE			KALEMER AM区北品川67	「目7 ※ 95長

(72)発明者 藤本 健介

東京都品川区北品川 6丁目 7番85号 ソニ

一株式会社内


(74)代理人 弁理士 稲本 袋捷

(54) 【発明の名称】 男生装置および方法

(57)【要約】

【課題】 システムクロックで、デジタルPLしを動作させる。

【解決手股】 A/Dコンバータ2は、読み取り装置 1 で光ディスク1 1 1 より読み出された再生信号から、システムクロックに同期してサンブリングされた値を消間 回路 3 は、Pししクロック位相信号の位相がゼロであるときの再生信号の値(結間値)を、サンブリング値より線形補間で算出し、出力する。2 値化回路 4 は、その結間値を2 値化し、後段の再生回路に出力する。位相誤差検出回路 5 は、その結間値のゼロクロスを検出し、その時刻に応じて位相誤差信号を算出し、ループロイルタ6を介してPししクロック位相信号発生器 7 は、位相誤差信号に対応したPししクロック位相信号発生器 7 は、結間回路 3 に供給する。



【特許請求の範囲】

【諸求項 】】 所定の信号を第1のクロック信号に同期 してサンプリングして生成された値から、第2のクロッ ク信号の所定の位相における、前記所定の信号の補間値 を算出する浦間値算出部と.

1

前記補間値の位相誤差を算出する位相誤差算出部と、 前記位相誤差に応じてクロック周波数を調整しながら前 記第2のクロック信号を生成するクロック信号生成部と を備える再生装置において、

前記補間値算出部は、第1の時刻および第2の時刻に連 16 続してサンプリングされた2つの値から、前記第2のク ロック信号の前記所定の位相に対応する第3の時刻にお ける前記縮間値を、線形補間で算出することを特徴とす る再生装置。

【請求項2】 所定の信号を第1のクロック信号に同期 してサンプリングして生成された値から、第2のクロッ ク信号の所定の位相における、前記所定の信号の補間値 を算出し.

前記補間値の位組誤差を算出し、

前記位相誤差に応じてクロック周波数を調整しながら前 20 記第2のクロック信号を生成する再生方法において、 連続してサンプリングされた2つの値から、その2つの 値がサンプリングされた第1の時刻および第2の時刻 と、第2のクロック信号の前記所定の位相に対応する第 3の時刻の関係に対応して、前記第3の時刻における前 記補間値を、線形循間で算出することを特徴とする再生 方法。

【請求項3】 所定の信号を第1のクロック信号に同期 してサンプリングして生成された値から、第2のクロッ ク信号の所定の位相における、前記所定の信号の補間値 30 する従来の再生装置の一構成例を示している。 を算出する補間値算出部と.

前記補間値の位担誤差を算出する位担誤差算出部と、 前記第1のクロック信号に同期して、前記位相誤差に応 じてクロック周波数を調整しながら前記第2のクロック 信号を生成するクロック信号生成部とを備える再生装置 において、

前記グロック信号生成部は、前回算出した前記第2のク ロック信号の値と、第1の定数との和を算出し、その和 が第2の定数以下である場合は、その和を前記第2のク ロック信号の値とし、その和が前記第2の定数より大き 46 い場合は、その和から前記第2の定数を減算した値を前 記第2のクロック信号の値とすることを特徴とする再生 装置。

【語求項4】 所定の信号を第1のクロック信号に同期 してサンプリングして生成された値から、第2のクロッ ク信号の所定の位相における、前記所定の信号の補間値 を算出し、

前記補間値の位相誤差を算出し、

前記第1のクロック信号に同期して、前記位相誤差に応

信号を生成する再生方法において、

前回算出した前記第2のクロック信号の値と、第1の定 数との和を算出し、その和が第2の定数以下である場合 は、その箱を前記第2のクロック信号の値とし、その箱 が前記第2の定数より大きい場合は、その和から前記第 2の定数を減算した値を前記第2のクロック信号の値と することを特徴とする再生方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、再生装置および方 法に関し、特に、第1のクロック信号に同期して、位相 誤差に応じてクロック国教数を調整しながら第2 のクロ ック信号を生成し、所定の信号を第1のクロック信号に 同期してサンプリングして生成された値から、第2のク ロック信号の所定の位相における補間値を算出する再生 装置および方法に関する。

[0002]

【従来の技術】コンパクトディスクなどに代表されるデ ジタルデータを保持する記録媒体が広く普及している。 【0003】このような記録媒体である光ディスク、光 磁気ディスクなどに記録されているデジタルデー タを再 生する場合、ディスクから検出した信号よりクロック信 号を抽出し、そのクロック信号に同期して、検出した信 号からデジタルデータを再生する自己同期を利用するこ とが多い。

【0004】このような自己同期においては、鈴出した 信号からPLL(Phase Locked Loop)回路でクロック 信号を抽出する。

【りり05】図11は、アナログ方式のPLL回路を有

【0006】読み取り装置101は、コンパクトディス クなどの光ディスク111にレーザ光を照射し、 光ディ スク111で反射したレーザ光(戻り光)を受光し、受 光した戻り光の光畳に対応する電気信号(再生信号)を 波形整形器 102に出力するようになされている。

【0007】液形整形器102は、読み取り装置101 より供給された再生信号を2値化し、2値化した信号 を、再生信号としてラッチ回路 1 0 3 およびアナログP LL回路104に出力するようになされている。

【0008】アナログPLL回路104は、波形整形器 102より供給された再生信号からクロック信号を抽出 し、その信号をラッチ回路103に出力するようになさ れている。この再生信号においては、所定のピット間隔 『の整数倍の間隔 (光ディスク!!!に記録されている) データに対応する)で、その値(①または1)が変化す る。従って、アナログPしし回路104は、この間隔か ら、ビット間隔Tを抽出し、このビット間隔Tに対応し た周期のクロック信号を発生する。

【0009】このアナログPLL回路104において じてクロック周液数を調整しながら前記算2のクロック 50 は、位相比較器121は、液形整形器102より供給さ

http://www4.ipdl.ncipi.go.jp/tjcontenttrns.ipdl?N0000=21&N0400=image/gif&N0401=/NS... 11/17/04

れた再生信号と、電圧制御発録器(VCO)123によ り発振されたクロック信号 (PLLクロック信号) との 位組誤差を算出し、その位組誤差をループフィルタ12 2に出力し、ループフィルタ122は、位相比較器12 1より供給された位相誤差の不要な周波数帯域の成分 (高周波成分)を除去した後、処理された位相誤差をV CO123に出力する。

3

【0010】 VCO123は、ループフィルタ122よ り供給された信号の電圧値に応じて、波形整形器102 うに、発媛周波敷を調整しながらクロック信号を発録 し、そのクロック信号を位相比較器121およびラッチ 回路103に出力する。

【0011】 このようにして、アナログPLL回路10 4は、再生信号に同期したクロック信号を生成する。

【0012】ラッチ回路103は、アナログPしし回路 104より供給されたクロック信号に同期して、液形整 形回路102より供給された再生信号を、後段の再生回 路(図示せず)に出力するようになされている。

回路104は、環境変化、経時変化、部品のばらつきな どの影響を受けやすいという問題を有している。また、 アナログ回路であるため、高集績化が困難であるという 問題を有している。

【0014】そこで、そのような問題を解決する。デジ タル化されたPしし回路が開発されている。

【0015】図12は、デジタルPLL回路の一緯成例 を示している。

【りり16】デジタルPしし回路では、デジタル化され た位組比較器141およびループフィルタ142が利用。 されるとともに、VCOの代わりに、可変周波籔発振器 (VFO) 143が利用される。このVFO143は、 ループフィルタ142を介して供給された位相誤差 (デ ジタル値)に応じて、所定の周波数の発振信号に対し て、バルスの付加または除去を行うことにより周波数を 調整する。あるいは、VFO143は、ループフィルタ 142を介して供給された位相誤差に応じて、発振風波 数の異なる2つの内蔵する発振器を切り換えて使用し、 発振周波数を調整する。

【0017】位組誤差に応じて滑らかに発振周波数を調 46 整する場合、VFO143は、出力する信号の周波数に 対して数倍の周波数の信号を、位相誤差に応じて発緩圏 波数の調整を行いながら出力し、分層器144が、その 信号を分園した後、出力信号(クロック信号)を位相比 較器141に供給するとともに、後段の回路(図示せ ず)に出力している。

(0018)

【発明が解決しようとする課題】しかしながら、データ の処理速度が速い装置や高転送速度を有する装置におい ては、クロック信号の周波数が高く、そのクロック信号 50 第2のクロック信号の所定の位相に対応する第3の時刻

の周波数のさらに数倍の周波数の信号を発振するVFO を実現することは困難であり、実現した場合において も、コストが高いという問題を有している。

【0019】あるいは、再生信号をA/D (アナログ/ デジタル)変換して、デジタルデータとして所謂 コンピ ュータに入力し、ソフトウェア的に仮想的なPL 自動作 を行うことも考えられるが、動作速度が遅いため、 高速 な処理を必要とする装置に利用することは困難である。 【0020】本発明は、このような状況に鑑みてなされ より供給された再生信号に対する位組誤差がなくなるよ 16 たもので、第1のクロック信号に同期して、位組誤(差に 応じてクロック周波数を調整しながら第2のクロック信 号を生成し、所定の信号を第1のクロック信号に 同期し てサンプリングして生成された値から、第2のク ロック 信号の所定の位相における補間値を算出するようにし て、デジタル回路を利用して、再生信号を自己同期させ ることができるようにするものである。

[0021]

【課題を解決するための手段】請求項 | に記載の 萬生装 置は、第1の時刻および第2の時刻に連続してサンプリ 【0013】しかしながら、アナログ回路であるPLL 20 ングされた2つの値から、第2のクロック信号の所定の 位相に対応する第3の時刻における補間値を、線形論間 で算出する補間値算出部を備えることを特徴とする。 【0022】請求項2に記載の再生方法は、連続 してサ ンプリングされた2つの値から、その2つの値がサンプ リングされた第1の時刻および第2の時刻と、第2のク ロック信号の所定の位相に対応する第3の時刻の関係に 対応して、第3の時刻における循間値を、複形補間で算 出することを特徴とする。

> 【0023】請求項3に記載の再生装置は、前回舞出し - 30 た第2のクロック信号の値と、第1の定数との和 を算出 し、その和が第2の定数以下である場合は、その和を第 2のクロック信号の値とし、その和が第2の定数 より大 さい場合は、その和から第2の定数を減算した値を第2 のクロック信号の値とするクロック信号生成部を備える ことを特徴とする。

【0024】請求項4に記載の再生方法は、前回舞出し た第2のクロック信号の値と、第1の定数との和を算出 し、その和が第2の定数以下である場合は、その和を第 2のクロック信号の値とし、その和が第2の定数 より大 きい場合は、その和から第2の定数を減算した値を第2 のクロック信号の値とすることを特徴とする。

【0025】讀求項1に記載の再生装置においては、繪 間値算出部は、第1の時刻および第2の時刻に連続して サンプリングされた2つの値から、第2のクロッグ信号 の所定の位相に対応する第3の時刻における結間値を、 線形補間で算出する。

【りり26】請求項2に記載の再生方法においては、連 続してサンプリングされた2つの値から、その2 つの値 がサンプリングされた第1の時刻および第2の時刻と、

の関係に対応して、第3の時刻における補間値を、線形 結間で算出する。

【0027】請求項目に記載の再生装置においては、ク ロック信号生成部は、前回算出した第2のクロック信号 の値と、第1の定数との和を算出し、その和が第2の定 数以下である場合は、その和を第2のクロック信号の値 とし、その権が第2の定数より大きい場合は、その権か **ら第2の定数を減算した値を第2のクロック信号の値と**

回算出した第2のクロック信号の値と、第1の定数との 和を算出し、その和が第2の定数以下である場合は、そ の和を第2のクロック信号の値とし、その和が第2の定 数より大きい場合は、その和から第2の定数を減算した 値を第2のクロック信号の値とする。

[0029]

【発明の実施の形態】図1は、本発明の再生装置の一套 施例の構成例を示している。

【0030】読み取り装置1は、コンパクトディスクな どの光ディスク111にレーザ光を照射し、光ディスク 20 算器23に出方するようになされている。 111で反射したレーザ光(戻り光)を受光し、受光し た戻り光の光型に対応する電気信号 (再生信号) をA/ Dコンバータ2に出力するようになされている。

【0031】A/Dコンバータ2は、読み取り装置1よ り供給された再生信号から、システムクロック(第1の クロック信号) に同期してサンプリングした値 (所定の ビット数のデジタル値)を補間回路3 (補間値算出部) に出力するようになされている。

【0032】補間回路3は、システムクロックで動作 し、PLLクロック位相信号発生器で(クロック信号生 30 成部)よりシステムクロックに同期して供給されたPL Lクロック位組信号 (第2のクロック信号) の値に応じ で、PLLクロック位相信号の位相がゼロであるときの 再生信号の値(補間値)を、A/Dコンバータ2より供 給されたサンプリング値から複形結構で算出し、その結 間値 (所定のピット数のデジタル値) を2値化回路4お よび位相誤差負出回路5(位相誤差算出部)に出力する ようになされている。

【0033】2値化回路4は、システムクロックで動作 し、補間回路3より供給された再生信号の箱間値を2値 45 化し(「0」または「1」に変換し)、その2値化後の データを後段の再生回路 (図示せず) に出力するように なされている。

【0034】位相誤差検出回觜5は、システムクロック で動作し、縞間回路3より供給された補間値の。正から 負。あるいは、負から正への変化(ゼロクロス)を検出 し、そのゼロクロスの時刻に応じて位相誤差信号をルー プフィルタ6に出力するようになされている。

【0035】ループフィルタ6は、システムクロックで

号の高周波成分を抑制した後、PLLクロック位相信号 発生器?に出方するようになされている。

【0036】PしLクロック位相信号発生器?は、シス テムクロックで動作し、ループフィルタ6より供給され た位組誤差信号(高周波成分を抑制したもの)に対応し て、軽波であるPLLクロック位相信号を生成し、その Pししクロック位相信号を補間回路3に供給するように なされている。

【0037】図2は、縞筒回路3の一構成例を示してい 【0028】請求項4に記載の再生方法においては、前 16 る。遅延素子21は、A/Dコンバータ2により時刻 t 。にサンプリングされたサンプリング値S。を、次のシス テムクロックまで保持し、次のシステムクロックで無算 器22に出力するようになされている。

> 【0038】乗算器22は、ゼロクロス検出回路28か ちイネーブル信号が供給されたとき、遅延業子21より 供給された、時刻 t ... 、 【時刻 t , から 】 システムクロッ ク前の時刻)のサンプリング値Singと、PLLクロッ ク位組信号発生器 7 より供給された P しし クロック位相 信号の値P,の錆(S.,×P,)を算出し、その錆を加

> 【0039】加算器 (減算器) 24は、PLLクロック 位組信号発生器?より供給されたPL Lクロック位相信 号の値P、と定数A(第1の定数)(後述)の差(A -P.) を計算し、その計算結果を乗算器25に出力する ようになされている。

> 【0040】乗算器25は、ゼロクロス検出回路28か ちイネーブル信号が供給されたとき。 A/Dコンバータ 22により時刻も、にサンプリングされたサンプリング 値S,と、加算器24より供給された値(A-P,)の論 (S,×(A-P,))を算出し、その積を加算器23に 出力するようになされている。

> 【0041】加算器23は、乗算器22より供給された 値(S₁₋₁×P₁)と、乗算器2.5より供給された値(S ,× (A - P。)) の和 (S, , × P, + S, × (A -P.) と計算し、その計算結果をラッチ回路26に出 力するようになされている。

> 【0042】遅延素子27は、PLLクロック位組信号 発生器?より供給された、時刻tiにおけるPLLクロ ック位相信号Pの値P」を、次のシステムクロックまで 保持し、次のシステムクロックでゼロ クロス検出回路 2 8に出力するようになされている。

【0043】ゼロクロス検出回路28は、遅延素子27 より供給された。時刻t、、、のPLLクロック位相信号 Pの値P...と、Pししクロック位相信号発生器でより 供給された、時刻 tu におけるPLL クロック位相信号 Pの値P、の差(P、-P、、、)を計算し、この差が負で あるか否かを判断し、負であると判断した場合、PLL クロック位相信号にゼロクロスが発生した(Pししクロ ック位相信号Pの位相が、 時刻 t, 、 乃至時刻 t, の間で 動作し、位相誤差検出回路5より供給された位相誤差信 50 一旦ゼロになった)と判断し、乗算器22.25および ラッチ回路26にイネーブル信号を出力するようになさ

【0044】ラッチ回路26は、記憶素子を内蔵し、ゼ ロクロス検出回路28によりイネーブル信号が供給され たとき、その記憶素子が記憶している値を、加算器23 より供給された値で更新するとともに、記憶素子に記憶 されている値を再生信号の補間値し、として、2値化回 羇4および位相誤差検出回路5に出力するようになされ、 ている。

【りり45】図3は、位組誤差検出回路5の一構成例を 15 示している。遅延索子41は、箱間回路3より供給され た補間値し、を、1システムクロックの期間だけ保持 し、次のシステムクロックで位相誤差算出回路42およ びゼロクロス後出回路43に出力するようになされてい

【1) () 4.6 】ゼロクロス検出回路4.3 は、遅延素子4.1 より供給された1システムクロック前の浦間値しと、補間回路3より供給された補間値し、から、再生 信号の浦間値にゼロクロスが発生したか否かを判断する ようになされている。

【りり47】ゼロクロス検出回路43は、LLュが正で あり、かつ、し、が負であるか否かを判断し、し、、が正 であり、かつ し,が負であると判断した場合、結削値 に立ち下がりのゼロクロスが発生したと判断し、それに 対応する信号を位相誤差算出回路42に供給するととも に、し、、が負であり、かつ、し、が正であるか否かを判 断し、しょっが負であり、かつ、しょが正である場合、箱 間値に立ち上がりのゼロクロスが発生したと判断し、そ れに対応する信号を位相誤差算出回路42に供給するよ うになされている。

【0048】位組誤差算出回路42は、ゼロクロス検出 回路43より供給される信号に応じて、遅延素子41よ り供給されたトシステムクロック前の補間値し、、と、 績間回路3より供給された補間値し,から、位相誤差信 号を算出し、ループフィルタ6に出力するようになされ ている。

【0049】位組誤差算出回路42は、立ち上がりのゼ ロクロスに対応する信号が供給された場合、補間値し , . , と縞間値し, の和{し, . , + し, }を計算し、その和を になされている。

【0050】位祖誤差算出回路42は、立ち下がりのゼ ロクロスに対応する信号が供給された場合、消間値しと消間値L,の和に-1を乗じた値(-(L,...+ し、))を計算し、その値を位相誤差信号として、ルー プフィルタ6に出力するようになされている。

【0051】図4は、PLLクロック位相信号発生器で の一端成例を示している。位相レジスタ上限値算出回路 61は、システムクロックに従って動作し、ループフィ ルタ6を介して供給された位相誤差信号の値に応じて、 PLLクロック位相レジスタ67に保持される値の上限 値X(第2の定数) を算出し、その上限値Xを加算器 (演算器)62 ねよび 比較器63 に出力するようになさ れている。

【0052】定数発生回路64は、所定の定数Aを発生 し、その信号を加草器65および補間回路3に出力する ようになされている。

【0053】加算器 65は、定数発生回路64より供給 された定数Aと、PLLクロック位組レジスタ6でより 供給されたPししクロック位相信号P,の和(P,+A) を計算し、その計算:結果を加算器62、比較器63、お よび、切替回路66 に出力するようになされている。 【0054】加算器62は、加算器65より供給された 値(P.+A)と、(立組レジスタ上限値算出回路61よ り供給された上限値又の差(P1+A-X)を計算し、 その計算結果を切替回路66に出力するようになされて いる。

【0055】比較器63は、加算器65より供給された 値(P,+A)と、「位相レジスタ上限値算出回路61よ 20 り供給された上限値 X の差 (P,+A-X)を計算する ようになされている。

【0056】比較器 63はまた、計算された値 (P.+ A-X)が正であるか否かを判断し、計算された値(P ,+A-X) が正であると判断した場合(即ち、(P,+ A)>Xである場合)、第1の制御信号を切替回路66 に供給する。一方、計算された値(P,+A-X)がゼ ロ以下であると判断 した場合(即ち、(P、+A)≦X である場合) 第2 の制御信号を切響回路66に供給す るようになされている。

【0057】切替回路66は、第1の制御信号が供給さ れた場合 (即ち、 (P,+A) > X である場合)、加算 器62より供給された値(P,+A-X)をPLLクロ ック位相レジスタ6 7に出力し、第2の制御信号が供給 された場合(即ち、 (P,+A)≦Xである場合)、加 算器65より供給された値(P.+A)をPししクロッ ク位相レジスタ67に出力するようになされている。 【0058】 Pしし クロック位相レジスタ6では、シス テムクロックに従って動作し、切替回路66より供給さ れた値 { (P, + A) または (P, + A - X)) を. 内蔵 位組誤差信号として、ループフィルタ6に出力するよう。46。 する記憶業子で記憶 し、その値をPLLクロック位相信 号の値P, として、 加算器65ねよび稿間回路3に出力 するようになされている.

> 【0059】以上のように、このPししクロック位相信 号発生器では、システムクロックに従って動作し、PL Lクロック位相信号 P ;の値を、1 システムクロック毎 に定数Aだけ増加していき、増加した値(P.+A)が 上限値Xを超える場合、その増加した値(P.+A)か ち上限値Xを減算する(P、+A-X)。

【0060】とのようにして、図5に示すように、PL 50 Lクロック位相信号発生器?は、最大振幅がXであり、

傾きがA/ムも(ムもはシステムクロックの週期)であるਿ窓波のPLLクロック位組信号Pの、各システムクロックにおける値P.を算出する。

【0061】次に、本実能例におけるPLL動作について説明する。

【0062】最初に、位相誤差検出回路5において、ゼロクロス検出回路43は、1システムクロック前の再生信号の領間値し、、と、領間値し、を受け取り、し、、が負であり、かつ。し、が正であるか否かを判断し、し、、が負であり、かつ、し、が正である場合、補間値に立ち上がりのゼロクロスが発生したと判断し、それに対応する信号を位相誤差算出回路42に供給する。

【0063】立ち上がりのゼロクロスに対応する信号が 供給されると、位相誤差算出回路42は、1システムクロック前の補間値1...と補間値しいの和(Lin+Li) を計算し、その和を位相誤差信号として、ループフィルタ6に出力する。

【0064】図6(8)は、立ち上がりのゼロクロスが検出されたときの補間値し、、、し、の値と位相誤差信号 $\triangle \theta$ の値の関係を示している。補間値し、の絶対値が、補間値し、の絶対値より大きい場合、 $\triangle \theta$ の値は、正となる。これに対して、補間値し、の絶対値が、補間値し、の絶対値が、補間値し、の絶対値が、有じなる。

【0065】一方、ゼロクロス検出回路43は、し、、 が正であり、かつ、し、が負であるか否かを判断し、し 、、が正であり、かつ、し、が負であると判断した場合、 結関値に立ち下がりのゼロクロスが発生したと判断し、 それに対応する信号を位相誤差算出回路42に供給す る。

【0066】立ち下がりのゼロクロスに対応する信号が 供給されると、位相誤差算出回路42は、1システムク ロック前の補間値L...と結間値L.の和に - 1を乗じた 値(- (L...+L.))を計算し、その値を位相誤差信 号として、ループフィルタ6に出力する。

【0068】なお、結問値し、、および結問値し、か同符号である場合。ゼロクロスは発生していないので、ゼロクロス検出回路43は、位相度誤差算出回路42に、特に何も出力しない。そして、位相誤差算出回路42は、ゼロクロス検出回路43によりゼロクロスに対応する信号が供給されなかった場合。位相誤差信号として、ゼロをループフィルタ6に出力する。

【0069】図6に示すように、立ち上がりのゼロクロ て調整することにより、仮想的な娼液では スおよび立ち下がりのゼロクロスのいずれの場合におい 50 ック位相信号Pの周波数を調整している。

ても、時刻も、1の補間値し、1と時刻も1の補間値し、で 線形補間した値しがりになる時刻が、時刻も、1を時刻 も1の中点より小さい場合、ループフィルタ6に正の位 相誤差信号が供給され、値しがりになる時刻が、時刻も 11と時刻も1の中点より大きい場合、ループフィルタ6 に負の位相誤差信号が供給される。

【0070】なお、位相誤差検出回路5には、Pししクロック位相信号発生器7により生成されたPししクロック位相信号発生器7により生成されたPししクロック位相信号は直接供給されないが、Pししクロック位相同路5に供給される再生信号の結問値が更新されないので、位相誤差検出回路5は、位相誤差信号としてゼロをループフィルタに出力するととになり、間接的に、Pししクロック位相信号を反映するように動作している。【0071】次に、ループフィルタ6は、位相誤差信号の高層波成分を抑制し、Pししクロック位相信号発生器7に出力する。このようにして、ループフィルタ6は、Pししにおいて高域で位相が大きく遅れて正帰還がかからないようにするとともに、再生信号に含まれている得20号間干渉の成分や維音を低減させている。

【0072】そして、Pししクロック位相信号発生器7において、位相レジスタ上限値算出回路61は、ループフィルタ6を介して供給された位相誤差信号の値に応じて、Pししクロック位相レジスタ67に保持される値の上限値Xを算出し、その上限値Xを加算器(減算器)62および比較器63に出方する。

【0073】比較器63は、加算器65より供給された値(P,+A)と、位相レジスタ上限値算出回路61より供給された上限値Xとの差(P,+A-X)を計算し、値(P,+A-X)が正であるか否かを判断し、値(P,+A-X)が正であると判断した場合(即ち、(P,+A)>Xである場合) 切替回路66を制御し、加算器62により算出された値(P,+A-X)をPししクロック位相レジスタ67に記憶させる。【0074】一方、計算された値(P,+A-X)がゼロ以下であると判断した場合(即ち、(P,+A) ※Xである場合)、比較器63は、切替回路66を制御し、加算器65により算出された値(P,+A)をPししクロック位相レジスタ67に記憶させる。

5 【0075】Pししクロック位相レジスタ67は、切替回路66からの値を、内蔵する記憶素子において保持するとともに、その値をPししクロック位相信号の値P。 として結問回路3に出力する。

【0076】とのようにして、PLLクロック位相信号 発生器では、図らに示すような場故であるPLLクロック位相信号Pの。各システムクロックにおける値P.を 算出し、補間回路3に出力する。そして、PLLクロック位相信号発生器では、上限値Xを位相誤差信号に応じて調整することにより、仮想的な鋸紋であるPLLクロック位相信号Pの周波数を調整している。 11

【0077】次に、循間回路3は、時刻しょ、(第1の 時刻) および時刻 t 1 (第2の時刻) における、2つの 連続するPLLクロック位組信号の値P...P.から、 仮想的なPLLクロック位相信号Pの位相がゼロである (仮想的なPししクロック位相信号の値が()である) (ゼロクロスが発生した) 時刻 (第3の時刻) を算出 し、ゼロクロスが発生した時刻における再生信号の値 を、A/Dコンパータ2からのサンブル値S...、S.か ち線形補間で算出する。

【0078】仮想的なPLLクロック位相信号Pにゼロ 16 クロスが発生した時刻をも、とすると、図7に示すよう に、PLLクロック位相信号P (鋸波)の傾きが一定で あるので、 { t : - t : } と { t : - t : . . } の比 ((t : - tx》: (t, - t;-,)) と、P;と (A - P;) の比 {P,:(A-P,)}は同一である。

【0079】また、サンプリング値S...、S.から結間 値し、 を線形縞間で算出するので、(tィ-t。)と (t,-t,-,)の比 { (t,-t,) : (t,-t,-,) } と、(S₁-L₁')と(L₁'-S₁₋₁)の比((S₁- L_{i}) : (L_{i} - S_{i-1})) は同一である。 【0080】従って、(S,-L,*)と(L,* -S,-1) の比((S,-L,'):(L,'-S,-1)) と、P.と (A-P.) の比 (P.: (A-P.)) は、同 一であり、次式で表すことができる。

 $\{S_1 - L_1^{-1}\} / \{L_1^{-1} - S_{1-1}\} = P_1 / \{A - P_1\}$ 【0081】この式を書き直すと、再生信号の補間値し 、は、次のようになる。

 $L_i = (S_{i-1} \times P_i + S_i \times (A - P_i)) / A$ 【0082】補間回路3においては、この式の分子(S 器22、加算器23,24.および、乗算器25で算出

【0083】まず、ゼロクロス検出回路28は、1シス テムクロック前(時刻 t , , ,) のPLLクロック位相信 号P、、と、時刻t、におけるPししクロック位相信号P 。の差(P. - P. . .)を計算し、この差が負であるか否 かを判断し、負であると判断した場合。 PLLクロック 位組信号にゼロクロスが発生したと判断し、最算器2 2. 25 およびラッチ回路26 にイネーブル信号を出力

【0084】ゼロクロス領出回路28からイネーブル信 号が供給されると、乗算器22は、遅延素子21より供 給されたサンプリング値S...と、PLLグロック位相 信号の値Piの繍(Sin×Pi)を算出し、その績を加 算器23に出力し、最算器25は、A/Dコンバータ2 2より供給されたサンプリング値S, と、 加算器2.4 よ り供給された値(A - P、)の績(S,×(A - P、)) を算出し、その積を加算器23に出力する。

【0085】 加算器23は、 乗算器22より供給された

,× (A - P,)) の和 (S, , × P, + S, × (A -P.))を計算し、その計算結果をラッチ回路26に出 力する。

【0086】そして、ラッチ回路26は、加算器23よ り供給された値で、内蔵する記憶。素子に保持している値 を更新し、その値を結問値し」として、2値化回路4お よび位相誤差検出回路5に出力する。

【①①87】図8は、ラッチ回路26より出力される鏡 間値し、の一例を示している。時刻 t 、においてPLLク ロック位相信号発生器7から供給されたPLLクロック 位組信号Pの値P。(図中の×印) と時刻 t。これ供給さ れた値P...に応じて、時刻 t...乃至時刻 t.において PLLクロック位相信号Pにゼロ クロスが発生した場 台、補間回路3は、續間値を見新し、時刻1,1万至時 刻も、においてPLLクロック位相信号Pにゼロクロス が発生しなかった場合は、補間値を更新しない。 【0088】とのように、補間回路3は、値(S...× P, + S, × (A - P,))を縞間値し、(L, = (S, , × P.+S.×(A-P.) > > として算出し、後段の2値 20 化回路4 および位相誤差後出回路 5 に出力する。そし て、2値化回路4は、定数Aに対応するビット数だけ絹

【0089】このようにすることにより、定数Aの割算 を行う演算回路を設ける必要がな くなり、コストを低減 することができる。

間値し、をピットシフトさせることにより、本来の結構

値し、 (=し,/A)を算出し、その値に対して2値化

処理を行うようにしている。

【0090】なお、PLLクロック位相信号にゼロクロ スが発生しなかったと判断した場合。ゼロクロス検出回 ₁₋₁×P,+S,×(A-P₁))を、遅延産子21.乗算 30 觜28は、乗算器22,25およびラッチ回路26にイ ネーブル信号を出力しないので、 ラッチ回路26は、1 クロック前の補間値をそのまま出力する。2値化回路4 は、ゼロクロス検出回路2.8からのイネーブル信号に同 期して処理を行うので、ラッチ回路26が1クロック前 の補間値をそのまま出力しても(即ち、2クロックの 間、同じ値を出力しても)、同じ結問値を2度処理する ことはない。

> 【0091】以上のようにして、本実施例においては、 位組誤差検出回路5は、再生信号の補間値のゼロクロス 40 の、システムクロックの中点からのでれ(位相誤差)を 検出し、PLLクロック位組信号発生器では、そのずれ に対応して、仮想的なPししクロック位相信号Pの周波 数を調整するととで、補間値を算出するタイミング(P の位組がゼロであるとき)を調整して、再生信号の補間 値のゼロクロスを、システムクロックの中点に近づけ

【0092】とのように再生信号の補間値のゼロクロス をシステムクロックの中点に近づけることにより、符号 間干渉や維音などに起因して再生信号の補間値のゼロク $ú(S_{i,j}\! imes\!P_i)$ と、表算器2.3より供給された $ú(S_{i,j}\! imes\!0)$ ロスが多少ずれていても、2.6化に回路4により正確に2 値化処理を行うことができる。

【りり93】なお、上記実施例においては、徧間回路3 などのPLLを構成する各回路は、すべて、システムク ロックに同期して動作するので、高遠な処理を行う場合 においても、システムクロックより高いクロック周波数 で動作する回路を必要とせず、安価で鉄置を実現すると とができる。

13

【①①94】次に、本発明の再生装置の他の実施例につ いて説明する。

【0095】との実施例は、上述の実施例の消間回路3-16-およびPLLクロック位組信号発生器?の構成を変更し たものであるので、結間回路3およびPLLクロック位 相信号発生器子だけの説明を行い、他の構成要素の説明 は省略する。

【0096】図9は、本実施例のPLLクロック位相信 号発生器7の一構成例を示している。このPLLクロッ ク位相信号発生器でにおいては、遅延素子6.8は、比較 器63からの出力を1システムクロックの期間だけ保持 した後、その値をイネーブル信号として浦間回路3およ び2.値化回路4に出力するようになされている(時刻 t ...乃至時刻 t , において P し L クロック位相信号 P にゼ ロクロスが発生した場合。比較器63が、時刻も、にお いてP.+Aを演算すると、その値が上版値Xを超える ので、比較器63の出力を上述の実施例におけるイネー ブル信号として利用することができる)。

【0097】なお、PLLクロック位相信号発生器7の 他の構成要素は、上述の実施例と同様であるので、その 説明を省略する。

【0098】図10は、本実施例の補間回路3の一機成 例を示している。この消間回路3においては、上述の真 30 施例の稿間回路3の遅延素子27およびゼロクロス検出 回路28により生成していたイネーブル信号の代わり に、PLLクロック位相信号発生器でより供給されたイ ネーブル信号を利用することにより、上述の実施側の遅 延素子27およびゼロクロス検出回路28を不要として いる。

【0099】なお、縞関回路3の他の構成要素は、上述 の実態例と同様であるので、その説明を省略する。

【0100】とのようにすることにより、PLLクロッ ク位相信号発生器7に遅延素子6.8が必要となるが、浦 40 である。 間回路3の遅延素子27およびゼロクロス検出回路28 を設ける必要がなくなるので、装置の部品数が少なくな るとともに、回路を簡単にすることができる。

【 0 1 0 1 】なお、上記実施例の位組誤差検出回路5 は、補間値のゼロクロスの時刻として象形縞間で得られ る値を利用しているが、より高次の補間を利用して得ら れるゼロクロスの時刻を利用してもよい。

[0102]

【発明の効果】以上のごとく、請求項1に記載の再生態 置および請求項2に記載の再生方法によれば、連続して 50 サンプリングされた2つの値から、その2つの値がサン プリングされた第1の時刻および第2の時刻と、第2の クロック信号の所定の位相に対応する第3 の時刻の関係 に対応して、第3の時刻における浦間値を、線形補間で 算出するようにしたので、システムクロッ クより高いク ロック周波数で動作する回路を必要とせずにデジタルP ししを実現することができる。

【0103】請求項3に記載の再生装置もよび請求項4 に記載の再生方法によれば、前回算出した第2のクロッ ク信号の値と 第1の定数との和を算出し、その和が第 2の定数以下である場合は、その和を第2のクロック信 号の値とし、その和が第2の定数より大きい場合は、そ の和から第2の定数を減算した値を第2の クロック信号 の値とするようにしたので、PLLにおいて発振される 仮想的なアナログのクロック信号をシステ ムクロックに 同期した信号で表現することができる。また、第1の定 数を所定の値(2のべき乗)に設定することにより、縞 正回路における除算回路を不要にすることができる。

【図面の簡単な説明】

【図1】本発明の再生装置の一実施側の構成を示すプロ ック図である。

【図2】図1の補間回路3の構成例を示す ブロック図で ある。

【図3】図1の位相誤差検出回路5の構成例を示すプロ ック図である。

【図4】図1のPLLクロック位相信号発生器?の構成 例を示すプロック図である。

【図5】 PLLクロック位相信号Pの一例を示す図であ

【図6】再生信号の縞間値し、、、し、と位相誤差 $\Delta heta$ の 関係を例を示す図である。

【図?】再生信号の結閻値の算出について説明する図で

【図8】再生信号の一例を示す図である。

【図9】本発明の他の実施例のPLLクロ ック位相信号 発生器?の構成側を示すプロック図である。

【図10】本発明の他の実施例の補間回路3の構成例を 示すプロック図である。

【図11】従来の再生装置の一機成例を示す ブロック図

【図12】デジタルPLL回路の一構成例を示すプロッ ク図である。

【符号の説明】

1 読み取り装置。 2 A/Dコンバータ、 4 2 値化回路。 5 位相誤差検出回路,


6 ループフィルタ, ? PLLクロック位相信号 発生器, 21 遅延素子、 22 乘算器, 26 ラッチ回路, 24 加算器、25 乗算器、

27 遅延素子、 28 ゼロクロス検出回路、 遲遲素子, 42 位相誤差算出回路,


http://www4.ipdl.ncipi.go.jp/tjcontenttrns.ipdl?N0000=21&N0400=image/gif&N0401=/NS... 11/17/04

(9) 特別平10-27435 15 16 クロス検出回路、 61 位相レジスタ上版値算出回 *生回路、 65 加算器、 66 切替回路、 67 路、 62 加算器、 63 比較器、 64 定数発* PLLクロック位相レジスタ


[**図**1]



[図2]




[図3]




(10)

[24]




PLL/19-7.20.相信号录生程了


[25]




[26]




(8) 立ち上がりゼロクロス




[图7]



特购平10-27435




[図9]



PLL90-7位指信号加生数7


[2010]



(12)

特関平10-27435

[図11]



[図12]

